VerilogHDL十进制计数器实验Quartus90非常详细的步骤(精) - 图文 - 下载本文

实验二 十进制计数器实验

该实验将使用 Verilog 硬件描述语言在 DE2-70 开发平台上设计一个基本时序逻辑电路 ——1 位十进制计数器。通过这个实验,读者可以了解使用 Quartus 工具设计硬件的基本流 程以及使用 Quartus II 内置的工具进行仿真的基本方法和使用 SignalTap II 实际观察电路运 行输出情况。SignalTap II 是 Quartus 工具的一个组件,是一个片上的逻辑分析仪,可以通

过 JTAG 电缆将电路运行的实际输出传回 Quartus 进行观察,从而省去了外界逻辑分析仪

时的很多麻烦。

实验步骤

3.1 建立工程并完成硬件描述设计

1. 打开 Quartus II 工作环境,如图 3-1 所示。

图 3-1 Quartus II 工作环境界面

2. 点击菜单项 File->New Project Wizard 帮助新建工程。参看图 3-2。

图 3-2 选择 New Project Wizard

打开 Wizard 之后,界面如图 3-3 所示。点击 Next,如图 3-3。

第 23 页 共 208 页

实验二 十进制计数器实验

图 3-3 New Project Wizard 界面

3. 输入工程工作路径、工程文件名以及顶层实体名。

这次实验会帮助读者理解顶层实体名和工程名的关系,记住目前指定的工程名与顶层 实体名都是 Counter10,输入结束后,如图 3-4 所示。点击 Next。

图 3-4 输入设计工程信息

4. 添加设计文件。界面如图 3-5 所示。如果用户之前已经有设计文件(比如.v 文件)。

第 24 页 共 208 页

实验二 十进制计数器实验

那么再次添加相应文件,如果没有完成的设计文件,点击 Next 之后添加并且编辑设计文件。

图 3-5 添加设计文件

5. 选择设计所用器件。由于本次实验使用 Altera 公司提供的 DE2-70 开发板,用户 必须选择与 DE2-70 开发板相对应的 FPGA 器件型号。

在 Family 菜单中选择 Cyclone II,Package 选 FBGA,Pin Count 选 896,Speed grade 选 6,确认 Available devices 中选中 EP2C70F896C6,如图 3-6。

图 3-6 选择相应器件

6. 设置 EDA 工具。设计中可能会用到的 EDA 工具有综合工具、仿真工具以及时序

第 25 页 共 208 页

实验二 十进制计数器实验

分析工具。本次实验中不使用这些工具,因此点击 Next 直接跳过设置。如图 3-7。

图 3-7 设置 EDA 工具

7. 查看新建工程总结。在基本设计完成后,Quartus II 会自动生成一个总结让用户核 对之前的设计,如图 3-8 所示,确认后点击 Finish 完成新建。

图 3-8 新建工程总结

在完成新建后,Quartus II 界面中 Project Navigator 的 Hierarchy 标签栏中会出现用户正

第 26 页 共 208 页

实验二 十进制计数器实验

在设计的工程名以及所选用的器件型号,如图 3-9 所示。

图 3-9 观察正在设计的工程

8. 培养良好的文件布局。

点击菜单项 Assignments->Device,选中 Compilation Process Settings 选项卡,勾上右边

的 Save Project output files in specified directory,输入路径(一般为 debug 或者 release),如图

3-10 所示。

注意:

使用相对路径.\\release,以便将工程文件拷贝在不同的 PC 机上运行。

图 3-10 指定单独的编译结果文件目录(相对路径)

9. 添加所需设计文件。

点击菜单项 File->New 或者点击图标

新建一个设计文件,选择 Verilog HDL File,

如图 3-11 所示,点击 OK。建立 Verilog 源代码文件。

第 27 页 共 208 页

福利:打开支付宝首页搜索“608066754”即可领取红包,吃个早点,买杯饮料肯定够了,红包加倍最高可以领取99元红包!

「觉得内容不错,打赏支持一下」

南京廖华

觉得内容不错,打赏支持一下

使用微信扫描二维码完成支付

福利:打开支付宝扫描二维码领红包,可免费下载资料 微信:17702577729